CXL 是什麼?建立在 PCIe 之上的快取一致性互連標準全解析

什麼是 CXL?定義、應用場景與發展歷程

CXL Consortium 將 Compute Express Link(CXL)定義為服務處理器、記憶體擴充與加速器的產業支持快取一致性互連標準CITE:E1。Synopsys 於 2023 年 7 月 16 日發布的文章指出,名為 Compute Express Link 的新互連已於 2019 年初發表CITE:E6。

CXL 與 PCIe 的技術關係

CXL 建立在 PCIe 的實體與電氣介面之上,並加入建立一致性(coherency)的協定,Rambus 於 2024 年 1 月 23 日發布的技術文章如此指出CITE:E2。

CXL 的三大協定架構:CXL.io、CXL.cache 與 CXL.mem

Synopsys 指出,CXL 實際定義了三種協定:CXL.io、CXL.cache 與 CXL.memCITE:E5。

快取一致性的系統優勢與效益

CXL Consortium 表示,CXL 技術在 CPU 記憶體空間與外接裝置記憶體之間維持記憶體一致性,讓資源得以共享,進而提升效能、降低軟體堆疊複雜度並降低整體系統成本CITE:E4。

CXL 的性能規格與版本演進

Rambus 指出,CXL 1.1 與 CXL 2.0 使用 PCIe 5.0 實體層,資料傳輸率達 32 GT/s,單一方向頻寬最高約 64 GB/sCITE:E3。Rambus 並指出,CXL 2.0 支援交換器(switching),以實現記憶體池化CITE:E7。

上述規格數據皆出自 RambusCITE:E3,交換器與記憶體池化能力另見CITE:E7。

這代表什麼

CXL 的一致性協定設計,使其得以在 PCIe 5.0 提供的 32 GT/s 傳輸率與最高 64 GB/s 頻寬基礎上CITE:E3,於處理器與外接裝置間維持記憶體一致性CITE:E4;而 CXL 2.0 新增的交換器與記憶體池化能力CITE:E7,是在 2019 年發表的標準架構CITE:E6上,依 CXL.io、CXL.cache、CXL.mem 三種協定分工CITE:E5並建立於 PCIe 實體與電氣介面之上CITE:E2進一步擴展而成。