英特爾(Intel)公布美國先進封裝進展:Rio Rancho廠40年蛻變,Reticle Limit達業界標準8倍

Rio Rancho 廠區如何從傳統晶圓廠演進為美國先進封裝領導者?

根據 Intel 官方新聞稿,英特爾(Intel)位於新墨西哥州 Rio Rancho 的 Fab 9 先進封裝設施經理 Katie Prouty 表示:「1980 年代,這座廠曾是 6 吋晶圓製造的領導者;如今超過 40 年後,情勢已經翻轉,這座廠成為美國先進封裝領域的領導廠。」(E2)

Intel 官方新聞稿同時揭露這座廠區的人力與供應鏈規模變化:Rio Rancho 廠從 1980 年創立時的 25 名員工,成長至目前的 2,700 名員工,並串連 500 家供應商,共同將美國先進封裝技術推向市場(E3)。

Reticle Limit 擴展至業界標準 8 倍代表什麼技術突破?

Intel 官方新聞稿指出,Rio Rancho 的先進封裝技術正在擴展「reticle limit」(光罩尺寸限制)——目前封裝尺寸已達業界標準的 8 倍,並預計在 2028 年前超過 12 倍(E1)。新聞稿原文寫道:「advanced packaging technologies are expanding the 'reticle limit'—scaling packages to 8x the industry standard today, and over 12x by 2028.」(E1)這意味著單一封裝可容納的晶片面積,將隨技術推進持續擴大。

Foveros 技術如何整合不同設計與製程節點的晶片?

根據 Intel Foundry(英特爾晶圓代工事業)新聞稿,廠內首席工程師 Chris Seibert 以食物比喻解釋 Foveros 先進封裝製程的晶片貼合工具運作方式:「如果用食物來比喻,這台工具會先送入一片『披薩餅皮』,也就是矽晶圓(silicon wafer),接著我們從機器另一側送入想要的『披薩配料』,也就是各種特製小晶片(chiplets),再把它們貼附到那片『餅皮』上方。」(E4)

Seibert 進一步表示,這套製程的優勢在於能將「來自不同設計或不同製程節點的多顆晶片,全部整合到同一片晶圓上」,形成單一高效能封裝(E5)。

EMIB 與 EMIB-T 技術如何支援下一代 AI 晶片的效能需求?

Intel Foundry 新聞稿說明,EMIB(Embedded Multi-Die Interconnect Bridge)技術的作法是,「其他晶圓代工廠可能使用昂貴的矽中介層(silicon interposer)作為晶片間的連接層,而 Intel Foundry 則是嵌入微小、高速的矽橋,只在需要的地方進行連接」(E6)——此為 Intel 官方對自身技術路線的描述,尚待第三方數據驗證。

新聞稿並指出,2026 年 Intel 推出最新發展版本 EMIB-T,透過矽橋新增通道,直接向晶片供電而非繞道供電,藉此改善電源效率,並支援最新高頻寬記憶體(HBM)技術所需的訊號布線(E7)。

數據總覽

這代表什麼

把 Intel 官方新聞稿揭露的數字並列來看,Rio Rancho 廠從 1980 年 25 名員工的 6 吋晶圓廠,成長為 2,700 人、500 家供應商規模的先進封裝據點(E3),與同一份新聞稿所述「reticle limit 擴大至 8 倍、2028 年前上看 12 倍以上」的技術路線(E1)在時間軸上相互呼應。而 Foveros 的多晶片整合能力(E4、E5)與 EMIB-T 在 2026 年新增的直接供電通道(E7),兩者共同指向同一個技術方向:讓封裝內能容納更多、更多樣的晶片,同時處理更高的電源與訊號需求。這些描述均出自 Intel 官方新聞稿,其中「業界領先」等表述為受訪者原話,實際效能與成本優勢尚未見獨立第三方數據佐證。