覆晶封裝凸塊技術解析:Amkor 50µm 間距、IBM Research C4NP 300mm 晶圓驗證、imec 矽橋 20µm 方案

覆晶封裝相比傳統打線接合,電氣與物理優勢是什麼?

Amkor表示,覆晶封裝電氣效能優於打線接合,且外形更小CITE:E1。該公司指出,這項技術因布線密度提高而縮小外形尺寸,並消除了打線線弧(wire-bond loop)造成的高度影響CITE:E1。Amkor並進一步說明,覆晶凸塊具低電感特性,提供短而直接的訊號路徑CITE:E3。

現今覆晶凸塊間距密度能達到多少細度?——以 Amkor 為例

Amkor FCCSP產品線凸塊間距可達直列50µm、交錯30/60µmCITE:E2。這項規格屬於該公司覆晶晶片尺寸封裝(FCCSP)產品線的標準能力,涵蓋直列排列與交錯排列兩種凸塊布局CITE:E2。

覆晶凸塊製程有哪些材料與工藝選項?

Amkor的覆晶封裝結構可搭配銅柱、無鉛焊料與共晶焊料等凸塊工藝CITE:E4。該公司說明,這項封裝結構可與其提供的所有凸塊工藝選項搭配使用,涵蓋銅柱(Copper Pillar)、無鉛焊料(Pb-free solder)與共晶焊料(Eutectic)三種CITE:E4。

C4NP 製程如何改進傳統焊料凸塊工藝?在 300mm 晶圓上的實現情況如何?

IBM Research指出,C4NP最初用於取代傳統覆晶凸塊製程的焊料電鍍步驟CITE:E5。C4NP全稱為Controlled Collapse Chip Connection-New Process,該研究機構於2008年12月的研究中說明其開發初衷即在於取代傳統FlipChip凸塊製程中的焊料電鍍工序CITE:E5。同一份研究並指出,已針對300mm晶圓上50µm細間距焊料凸塊的可行性進行研究CITE:E6。

矽橋技術如何進一步突破凸塊互連的密度極限?

imec指出,矽橋以20µm凸塊間距達成超高晶片間互連密度CITE:E7。該機構於2020年4月的說明中表示,矽橋在功能晶粒之間形成橋接,例如邏輯晶粒與記憶體晶粒,並藉由20µm凸塊間距達成超高晶片間互連密度CITE:E7。

三項技術的凸塊間距對照

這代表什麼:從凸塊間距數字看,Amkor FCCSP的50µm等級屬於封裝廠現行標準規格CITE:E2,IBM Research於2008年12月針對300mm晶圓所做的50µm細間距研究屬於製程可行性驗證CITE:E6,而imec於2020年4月揭露的矽橋方案則以20µm凸塊間距達成晶粒間橋接CITE:E7,三者分屬封裝規格、晶圓製程驗證與晶粒間橋接三個不同層次。同時,Amkor在同一FCCSP結構下提供銅柱、無鉛焊料、共晶焊料三種凸塊工藝選項CITE:E4,顯示材料端的多元選擇與間距端的微縮進展,是覆晶封裝技術中並行推進的兩條路徑。