半導體良率如何決定晶片成本?缺陷密度與晶粒面積的關鍵影響

良率的定義與生產成本結構:良品晶粒比例如何決定最終晶片成本?

良率是良品晶粒占整批產品的比例,直接牽動晶片的最終製造成本CITE:E1。當缺陷數增加時,良品電路占整批產品的比例就會開始下降CITE:E1。微電路的總生產成本由良品晶粒的成本加上封裝成本構成,並依最終測試的良率加以調整,顯示良率是牽動每顆晶片成本的直接變數CITE:E2。

缺陷密度與晶粒面積的共同作用:致命缺陷數公式如何決定良率高低?

致命缺陷數等於關鍵面積乘以平均缺陷密度,是決定良率高低的核心公式CITE:E3。這項公式指出,晶粒的關鍵面積(Ac)與平均缺陷密度(D0)兩者相乘,即為單一晶片上預期出現的致命缺陷數CITE:E3。晶粒面積越大,出現缺陷的機率也隨之提高,這使大晶粒晶片更難維持良率CITE:E4。

超大晶片的良率挑戰與設計對策:Cerebras 案例如何透過冗餘來維持良率?

Cerebras 打造面積達46,255平方毫米的單一晶片,並以冗餘核心設計因應缺陷風險CITE:E5。

這個面積是市面上其他處理器晶片的50倍以上CITE:E5。為了對抗大晶片必然出現的缺陷,Cerebras 在設計上加入足夠的冗餘核心,即使約1%的核心因缺陷失效,仍能維持運作與良率CITE:E6。

良率的持續優化:矽資料分析如何加速良率學習流程?

Synopsys 指出,矽資料分析可加速良率學習流程,持續優化最終產品良率CITE:E7。這代表良率並非設計階段一次性決定的結果,而是能隨製程資料累積持續改善的良率學習流程CITE:E7。

這代表什麼

良率是良品晶粒比例,直接牽動晶片最終製造成本CITE:E2;致命缺陷數則由關鍵面積與缺陷密度相乘決定,晶粒面積越大,缺陷機率越高CITE:E4。這解釋了為何面積達46,255平方毫米、為市面其他處理器晶片50倍以上的 Cerebras 晶片,必須以可容忍約1%核心失效的冗餘設計維持良率CITE:E6。良率優化並非止於設計階段,矽資料分析持續加速良率學習流程,顯示良率是貫穿設計與量產的動態指標CITE:E7。