快訊
Google宣布在芬蘭投資130億歐元建置AI基礎設施
Google宣布2027至2028年將在芬蘭投資130億歐元(151億美元)建置AI基礎設施,為其歐洲最大單一投資案,涵蓋三處新建與一處擴建資料中心,並與Fortum簽署22年購電協議取得核電機組50%發電量。
EffectStory 編輯部 ·
半導體專題
矽穿孔(TSV)如何驅動3D IC垂直堆疊?HBM3E、imec與Amkor的技術實踐
E
矽穿孔(TSV)是3D IC垂直堆疊的核心技術,三星電子以此在HBM3E做到12層24Gb DRAM堆疊、9.8Gbps接腳速率與1,250GB/s頻寬;imec同時將混合鍵合互連間距推進至2µm,Amkor則以邏輯晶片與HBM近距互連的封裝方案落地應用。
什麼是矽穿孔(TSV)與3D IC的基礎原理?
Lam Research指出,矽穿孔(TSV)是貫穿晶粒或晶圓、於其中建立電氣連接的垂直結構CITE:E1。imec表示,將積體電路做三維垂直堆疊,是進一步延伸IC微縮的方式之一CITE:E2。
HBM3E如何利用TSV技術實現垂直堆疊與效能提升?
三星電子表示,HBM3E以矽穿孔(TSV)技術垂直堆疊12層24Gb DRAM晶片,每層容量達36GBCITE:E3。三星電子並指出,HBM3E每接腳資料速率可達9.8Gbps,整體效能速度達1,250GB/sCITE:E4。
先進互連技術如何實現更高密度的晶粒整合?
imec表示,其晶粒對晶圓混合鍵合技術正將互連間距微縮至2µm,並具備高精度取放能力CITE:E5。這項技術與TSV垂直堆疊互為補充,共同指向更短的晶粒間互連路徑CITE:E1CITE:E5。
業界封裝方案如何整合邏輯與記憶體達成近距離互連?
Amkor Technology表示,其封裝方案透過將邏輯晶片與高頻寬記憶體(High Bandwidth Memory,HBM)近距離互連來達成效能CITE:E6。此封裝策略見於Amkor於2024年5月25日發布的技術說明CITE:E6。
關鍵數字對照
| 項目 | 數值 | 證據 |
|---|---|---|
| HBM3E堆疊層數 | 12層 | CITE:E3 |
| 單顆DRAM容量 | 24Gb | CITE:E3 |
| HBM3E每層容量 | 36GB | CITE:E3 |
| 每接腳資料速率 | 9.8Gbps | CITE:E4 |
| 整體頻寬速度 | 1,250GB/s | CITE:E4 |
| imec混合鍵合互連間距 | 2µm | CITE:E5 |
這代表什麼
TSV作為貫穿晶粒的垂直導電結構CITE:E1,是3D垂直堆疊延伸IC微縮的基礎CITE:E2;三星電子以此在HBM3E實現12層24Gb DRAM堆疊、每層36GB容量、9.8Gbps接腳速率與1,250GB/s頻寬CITE:E3CITE:E4。同一時間,imec把互連間距推進至2µm的混合鍵合CITE:E5,Amkor則以邏輯晶片與HBM近距互連的封裝方案落地CITE:E6,顯示從晶粒堆疊到封裝整合的多個環節,都朝更短互連路徑的方向推進。
📊 證據與數據
- 外部已核驗矽穿孔(TSV)是貫穿晶粒或晶圓、在其中建立電氣連接的垂直結構。:TSV=貫穿矽的垂直導電結構lamresearch.com
- 外部已核驗將積體電路做三維(垂直)堆疊,是進一步延伸 IC 微縮的一種方式。:3D 垂直堆疊延伸 IC 微縮imec-int.com
- 外部已核驗HBM3E 以矽穿孔(TSV)技術策略性地垂直堆疊 12 層 24Gb 的 DRAM 晶片。:TSV 垂直堆疊 12 層 DRAMsemiconductor.samsung.com
- 外部已核驗HBM3E 每一接腳資料速率可達 9.8Gbps,整體效能速度達 1,250GB/s。:9.8Gbps/接腳、1,250GB/ssemiconductor.samsung.com
- 外部已核驗imec 正開發互連間距可小至 2µm 的晶粒對晶圓混合鍵合,用於高密度三維整合。:混合鍵合互連間距 2µmimec-int.com
- 外部已核驗Amkor 的封裝方案透過將邏輯晶片與高頻寬記憶體(HBM)近距離互連來達成效能。:邏輯晶片與 HBM 近距互連amkor.com
常見問題
什麼是矽穿孔(TSV)與3D IC的基礎原理?
Lam Research指出,矽穿孔(TSV)是貫穿晶粒或晶圓、於其中建立電氣連接的垂直結構CITE:E1。imec表示,將積體電路做三維垂直堆疊,是進一步延伸IC微縮的方式之一CITE:E2。
HBM3E如何利用TSV技術實現垂直堆疊與效能提升?
三星電子表示,HBM3E以矽穿孔(TSV)技術垂直堆疊12層24Gb DRAM晶片,每層容量達36GBCITE:E3。三星電子並指出,HBM3E每接腳資料速率可達9.8Gbps,整體效能速度達1,250GB/sCITE:E4。
先進互連技術如何實現更高密度的晶粒整合?
imec表示,其晶粒對晶圓混合鍵合技術正將互連間距微縮至2µm,並具備高精度取放能力CITE:E5。這項技術與TSV垂直堆疊互為補充,共同指向更短的晶粒間互連路徑CITE:E1CITE:E5。
業界封裝方案如何整合邏輯與記憶體達成近距離互連?
Amkor Technology表示,其封裝方案透過將邏輯晶片與高頻寬記憶體(High Bandwidth Memory,HBM)近距離互連來達成效能CITE:E6。此封裝策略見於Amkor於2024年5月25日發布的技術說明CITE:E6。
📎 資料來源
延伸數據
📊 數據對照
HBM 高頻寬記憶體世代規格對照(HBM2 到 HBM4)
HBM 各世代(HBM2 / HBM2E / HBM3 / HBM3E / HBM4)的每 pin 速率、每堆疊頻寬、最大堆疊層數與容量對照。AI 加速晶片的記憶體瓶頸與 HBM 世代直接相關。
📊 數據對照
記憶體三雄季度營收(2026 Q2)
SK 海力士、三星、美光三大記憶體廠最新季營收與年增率——AI 帶動的記憶體超級循環下,三家營收同創新高。
📊 數據對照
HBM 高頻寬記憶體供應商市佔(2026 Q1)
SK Hynix、三星、美光三大 HBM 供應商 2026 年第一季市佔,以及 HBM4 於 Nvidia Vera Rubin 的認證狀態——AI 加速器的記憶體關鍵瓶頸。
作者觀點・EffectStory 編輯部
TSV垂直堆疊與混合鍵合是同一條技術路徑的兩端:HBM3E以12層24Gb DRAM堆疊達到9.8Gbps、1,250GB/s,證明TSV可支撐高層數量產;imec把互連間距壓到2µm,指向下一步密度天花板。Amkor將邏輯晶片與HBM近距互連,顯示業界已從單一晶粒微縮轉向系統級整合。值得追蹤的指標是:未來世代HBM堆疊層數是否突破12層、混合鍵合間距是否低於2µm。
E
EffectStory 編輯部・編輯部
🔗 作者頁與著作
相關文章
快訊
勤誠（8210）8月營收24.57億元 年增40.5%、累計前8月年增51.7%
勤誠2026年8月營收達24.57億元，較去年同期成長40.5%，較7月則下滑0.2%；累計前8月營收198.48億元，年增51.7%。
EffectStory 編輯部 ·
快訊
存放款與財管業務發威！彰化銀行前8月獲利155億元創新高，EPS 1.29元
彰化銀行公布，前8月稅後盈餘155億元（精確155.67億元），年增23.21%，EPS達1.29元；獲利成長主要來自存放款與財富管理業務挹注，並持續推動雙翅膀策略、拓展信託版圖。
EffectStory 編輯部 ·