CoWoS先進封裝是什麼?為何台積電產能牽動全球AI晶片供應

什麼是CoWoS先進封裝技術?

CoWoS(Chip on Wafer on Substrate)是台積電(TSMC)的2.5D先進封裝技術CITE:E1。這項技術把邏輯晶片(如圖形處理器GPU)與高頻寬記憶體(HBM)並排放在一片矽中介層(interposer)上,再將整個中介層接到基板,讓晶片與晶片之間以極寬、極短的線路互連CITE:E1。

為什麼AI加速器必須採用CoWoS?從HBM頻寬進化看需求的緊迫性

AI加速器需要CoWoS,是因為GPU運算單元必須與大量HBM記憶體緊密相連才能餵飽算力CITE:E2。傳統封裝的線路太窄太長,無法滿足這種連結需求,唯有矽中介層能提供HBM所需的數TB/s級頻寬CITE:E2。

EffectStory整理的HBM世代對照數據顯示,HBM3每堆疊頻寬為819 GB/s,到了HBM4已躍升至每堆疊2 TB/sCITE:E3。由於單顆AI加速器通常需要搭載多個HBM堆疊,這些堆疊必須靠先進封裝整合在同一顆晶片上CITE:E3。

CoWoS為什麼難以量產與大幅擴充產能?

CoWoS難以量產與擴充,根源在於矽中介層製程複雜、良率不易控制,且必須與先進邏輯製程搭配CITE:E5。

CoWoS產能如何成為NVIDIA等公司AI晶片出貨的主要瓶頸?

CoWoS產能長期是輝達(NVIDIA)等公司AI晶片出貨的主要瓶頸CITE:E4。換言之,限制AI晶片實際出貨量的,往往不是晶圓製造產能,而是先進封裝產能CITE:E4。

先進封裝如何代表半導體從摩爾定律轉向異質整合的範式轉移?

先進封裝代表半導體產業從『微縮電晶體(摩爾定律)』轉向『異質整合』的路徑轉變CITE:E6。當單一晶片的微縮趨緩,把多個chiplet用封裝技術整合成一個系統,成為延續效能成長的主要路徑CITE:E6。

這代表什麼:CoWoS所提供的數TB/s級頻寬(E2、E3)與其矽中介層良率、擴產難度⁵之間存在直接張力——AI加速器對頻寬的需求越高就越依賴CoWoS,而CoWoS本身又難以快速擴產,兩者疊加正是CoWoS產能長期卡住輝達(NVIDIA)等公司AI晶片出貨的原因CITE:E4。這也呼應了先進封裝從摩爾定律轉向異質整合的產業轉折CITE:E6:當電晶體微縮觸頂,能否把晶片妥善『封』在一起,本身就成了效能成長的關鍵。