3D NAND如何靠垂直堆疊與多位元技術突破平面微縮極限？

平面 NAND 微縮的物理邊界在哪裡？為什麼無法無限進行微縮？

三星半導體(Samsung Semiconductor)指出,記憶胞尺寸微縮至 20 奈米以下時,電荷洩漏至鄰近記憶胞的機率會顯著增加CITE:E3。這是平面微縮的物理極限之一:記憶胞之間的物理間距一旦縮小到臨界值以下,原本用來隔絕電荷的空間就不足以防止相鄰記憶胞互相干擾CITE:E3。這意味著單純把記憶胞排得更密、線寬做得更細的傳統路線,在逼近 20 奈米這個門檻後難以再繼續走下去,產業必須另尋架構上的出路。

V-NAND 如何改變設計思路？垂直堆疊相比平面微縮的核心優勢是什麼？

三星半導體的 V-NAND 技術不再擠壓平面面積,而是改以向上堆疊記憶胞的方式建構CITE:E4。這項技術等於把原本在平面上「擠密度」的思路,換成在垂直方向「疊密度」CITE:E4。美光(Micron)對堆疊的效益提出方向相同的說法:將 NAND 記憶胞陣列堆疊成更多層,可在每平方毫米矽面積上提供更多位元,進而帶來更高密度與更低的每位元成本CITE:E1。兩家廠商各自的技術說明指向同一個結論——垂直堆疊是繞開平面微縮物理極限的解方。

垂直堆疊相比平面設計的容量上限能提升多少？

三星半導體表示,平面 NAND 設計的最高元件密度為 128Gb,V-NAND 則將上限擴展到 1TbCITE:E5。以數字對照,128Gb 到 1Tb(約 1024Gb)代表元件密度上限擴增到原本平面設計的 8 倍左右,這個倍數差距反映出垂直堆疊為何能取代平面微縮,成為 NAND 產業持續擴充容量的主要路線CITE:E5。

BiCS FLASH 與美光等廠商的 3D NAND 層數演進各達到多少層？

Kioxia 的 BiCS FLASH 層數由 2015 年 48 層堆高至 2022 年 162 層,美光同年推出 232 層 3D NANDCITE:E6CITE:E2。

美光表示,232 層 3D NAND 是業界首款量產產品,已搭載於部分 Crucial 品牌 SSD 出貨CITE:E2。從時間序看,Kioxia 的 BiCS FLASH 在 2015 年至 2022 年間完成四個世代的層數推進(48 層、96 層、112 層、162 層),美光則在同一年份以 232 層刷新層數紀錄,顯示 2022 年是多家廠商層數演進的關鍵節點CITE:E6CITE:E2。

QLC 技術如何藉由每胞多位元進一步擴充容量？

Kioxia 的 QLC 技術把每個記憶胞儲存的位元數從 TLC 的三個提升到四個,藉此擴充容量CITE:E7。這項技術路徑與層數堆疊彼此獨立:在相同的堆疊層數與矽晶圓面積之下,QLC 讓每一個記憶胞多存一個位元,等於在垂直堆疊之外再疊加一條容量成長的路徑CITE:E7。

這代表什麼:綜合三星半導體、美光與 Kioxia 各自揭露的數字,3D NAND 產業的容量成長來自兩條可疊加的路徑——一是把堆疊層數從 2015 年的 48 層推高到 2022 年美光的 232 層CITE:E6CITE:E2,二是把每記憶胞儲存的位元數從 TLC 的 3 個增加到 QLC 的 4 個CITE:E7。而這一切轉向的起點,是三星半導體指出平面微縮在 20 奈米以下面臨電荷洩漏風險的物理限制CITE:E3,促使產業改以 V-NAND 的垂直堆疊路線,將元件密度上限從 128Gb 推升至 1TbCITE:E4CITE:E5。