背面供電:晶片為何把電源搬到晶圓背面

傳統正面供電為何成為微縮的瓶頸?

imec指出,傳統正面供電的電源線與訊號線共用後段(BEOL)金屬層,電源互連佔用至少二成繞線資源CITE:E1。imec形容,電源線與訊號線正「在複雜的後段金屬網路中日益爭奪空間」CITE:E1。隨著製程持續微縮,這種資源爭奪成為電源與訊號兩張網路難以再分頭優化的瓶頸。

背面供電如何實現電源與訊號網路的解耦?

背面供電的核心原理,是把整個供電網路(PDN)自晶片正面移至矽晶圓背面,使電源與訊號網路解耦CITE:E2。imec說明,此作法等於將供電網路整個搬到晶圓背面,讓正面金屬層不再需要同時容納電源與訊號兩套佈線CITE:E2。

背面供電能帶來哪些設計與性能優勢?

在埃米級的A16製程上,台積電(TSMC)表示背面供電讓正面繞線資源專供訊號使用,藉此提升邏輯密度與效能CITE:E6。台積電指出,這項設計特別適合訊號繞線複雜、供電網路密集的高效能運算(HPC)產品CITE:E6。

Intel PowerVia:從測試驗證到18A量產的成果

Intel的PowerVia已隨18A製程量產,用戶端產品Panther Lake今年開始放量CITE:E4。早在2023年6月,Intel的矽測試晶片量測便顯示,平台電壓壓降改善逾30%、頻率提升6%,但當時僅為測試晶片成果,非量產產品CITE:E3。進入2025年,Intel表示Panther Lake首款SKU將於年底前出貨、2026年1月起廣泛上市,亞利桑那Fab 52也已以18A製程進入量產CITE:E4。

台積電A16如何整合背面供電與奈米片技術?

台積電表示,A16製程將把Super Power Rail背面供電架構與奈米片(nanosheet,即環繞閘極電晶體,GAA)電晶體結合,規劃於2026年量產CITE:E5。這使A16成為台積電首個把背面供電與奈米片電晶體整合於同一節點的規劃CITE:E5。

極薄晶圓與奈米穿矽通孔:背面供電的製程難題

imec指出,背面供電需將晶圓極度減薄至僅數百奈米矽,以露出奈米級穿矽通孔(nTSV)並降低其電阻CITE:E7。這道減薄與通孔工序,是背面供電相較傳統正面供電多出的製程步驟。

數字一覽

這代表什麼

Intel的PowerVia已隨18A製程進入量產,Panther Lake今年開始放量、2026年1月廣泛上市CITE:E4;台積電的Super Power Rail則規劃與奈米片電晶體結合,於2026年在A16量產CITE:E5。兩者的時間點相近,但Intel已進入量產階段,台積電仍在規劃階段。imec點出的極度晶圓減薄與奈米穿矽通孔製程難題CITE:E7,以及背面供電需解決的至少二成繞線資源爭奪問題CITE:E1,是兩家公司都須面對的共同技術基礎。